INTEC

- Ingenieros de las diferentes áreas de las Tecnologías de la Información, como la Informática, la Electrónica y Automática Industriales y la Telecomunicación

-Proporcionar conocimientos básicos necesarios para trabajar en equipos multidisciplinares de diseño de sistemas digitales y colaborar con los científicos en el diseño de sistemas digitales complejos basados en el avance de la nanotecnología electrónica. 

-Proporcionar a los ingenieros electrónicos la base necesaria para convertirse en diseñadores del sistema físico de los sistemas digitales complejos.

1 Sistemas y códigos de numeración ........................................................................1
1.1 Generalidades .................................................................................................................................. 1
1.2 Representación de los números. Sistemas de numeración........................................................ 1
1.3 Sistema binario de numeración..................................................................................................... 2
1.4 Sistema octal de numeración ......................................................................................................... 4
1.5 Sistema hexadecimal de numeración ........................................................................................... 6
1.6 Códigos binarios.............................................................................................................................. 6
1.6.1 Códigos decimales codificados en binario ....................................................................... 8
1.6.2 Códigos binarios continuos y cíclicos ............................................................................... 9
1.7 Códigos alfanuméricos................................................................................................................. 12
1.8 Códigos para codificar estados internos y ejecutar acciones .................................................. 13
1.9 Códigos detectores de errores ..................................................................................................... 14
1.9.1 Introducción........................................................................................................................ 14
1.9.2 Detección de errores en la transmisión de información en paralelo .......................... 18
1.9.3 Detección de errores en la transmisión de información en serie ................................ 19
1.9.3.1 Detección de errores mediante bits de paridad............................................ 20
1.9.3.2 Detección de errores mediante suma............................................................. 23
1.9.3.3 Detección de errores mediante redundancia cíclica .................................... 24
1.10 Códigos correctores de errores.................................................................................................... 24
Bibliografía................................................................................................................................................. 26
2 Álgebra de Boole.....................................................................................................29
2.1 Definición y postulados................................................................................................................ 29
2.2 Teoremas del álgebra de Boole.................................................................................................... 30
2.3 Función de un álgebra de Boole.................................................................................................. 38
2.4 Tabla de verdad de una función lógica ...................................................................................... 43
2.5 Funciones importantes de un álgebra de Boole........................................................................ 45
2.5.1 Función O-exclusiva .......................................................................................................... 45
2.5.2 Función equivalencia o comparación.............................................................................. 46
ÍNDICE
x Índice
3 Sistemas combinacionales ....................................................................................49
3.1 Generalidades ................................................................................................................................ 49
3.2 Simplificación de las funciones lógicas......................................................................................50
3.2.1 Conceptos generales .......................................................................................................... 50
3.2.2 Métodos tabulares de Karnaugh y Veitch de simplificación
de las funciones lógicas..................................................................................................... 52
3.2.3 Método numérico de Quine-McCluskey de simplificación
de los sistemas lógicos combinacionales ........................................................................ 59
3.3 Definición y simplificación de las funciones incompletas ...................................................... 60
3.4 Multifunciones: definición y aplicación de los métodos de simplificación.......................... 64
3.5 Implementación de las funciones lógicas mediante puertas lógicas ..................................... 67
3.5.1 Implementación con puertas NO-Y (NAND) y NO-O (NOR).................................... 67
3.5.2 Implementación de funciones lógicas mediante el montaje
«Y por conexión»................................................................................................................ 78
3.5.3 Implementación de las funciones lógicas con puertas O-exclusiva ........................... 79
3.6 Fenómenos aleatorios en los sistemas combinacionales.......................................................... 80
3.6.1 Introducción........................................................................................................................ 80
3.6.2 Fenómenos aleatorios estáticos........................................................................................ 80
3.6.3 Fenómenos aleatorios dinámicos..................................................................................... 86
3.7 Bloques funcionales combinacionales........................................................................................ 88
3.7.1 Introducción....................................................................................................................... 88
3.7.2 Decodificadores.................................................................................................................. 93
3.7.2.1 Introducción....................................................................................................... 93
3.7.2.2 Decodificadores no excitadores ...................................................................... 94
3.7.2.3 Decodificadores excitadores.......................................................................... 104
3.7.3 Codificadores.................................................................................................................... 112
3.7.4 Multiplexores................................................................................................................... 115
3.7.4.1 Multiplexores realizados con puertas Y y puertas O................................. 115
3.7.4.2 Multiplexores realizados con puertas triestado ......................................... 122
3.7.4.3 Multiplexores realizados con interruptores................................................ 123
3.7.4.4 Aplicaciones de los multiplexores................................................................ 127
3.7.5 Demultiplexores............................................................................................................... 130
3.7.5.1 Demultiplexores realizados con decodificadores ...................................... 130
3.7.5.2 Demultiplexores realizados con interruptores ........................................... 130
3.7.6 Comparadores binarios................................................................................................... 131
3.7.7 Detectores/generadores de paridad .............................................................................. 135
3.8 Sistemas combinacionales programables ................................................................................ 138
3.8.1 Introducción...................................................................................................................... 138
3.8.2 Sistemas combinacionales programables no universales .......................................... 139
3.8.3 Sistemas combinacionales universales programables................................................ 141
3.8.3.1 Sistemas combinacionales programables universales completos.
Memorias de acceso aleatorio ....................................................................... 141
3.8.3.2 Sistemas combinacionales universales programables
incompletos...................................................................................................... 148
3.8.3.2.1 Matrices lógicas programables (PLA)......................................... 149
3.8.3.2.2 Matrices lógicas Y-programables (PAL)..................................... 153
Índice xi
3.8.3.2.3 Ampliación de la capacidad de las matrices lógicas
programables (PLA) y las matrices lógicas
Y-programables (PAL) .................................................................. 157
3.8.3.2.4 Matrices lógicas de puertas universales ..................................... 160
4 Sistemas secuenciales.........................................................................................165
4.1 Definición ..................................................................................................................................... 165
4.2 Sistemas secuenciales asíncronos.............................................................................................. 169
4.2.1 Introducción...................................................................................................................... 169
4.2.2 Sistemas secuenciales asíncronos caracterizados mediante niveles......................... 170
4.2.2.1 Sistemas secuenciales asíncronos de realimentación directa ................... 170
4.2.2.2 Biestables asincronos activados mediante niveles ..................................... 180
4.2.2.3 Síntesis de los sistemas secuenciales asíncronos caracterizados
mediante niveles con realimentación mediante biestables....................... 184
4.2.3 Sistemas secuenciales asíncronos caracterizados mediante cambios
de nivel .............................................................................................................................. 186
4.2.3.1 Especificaciones de transición de los sistemas secuenciales
asíncronos caracterizados mediante cambios de nivel.............................. 186
4.2.3.2 Diagrama de secuencia de operaciones y diagrama de transición
de un sistema secuencial asíncrono de control caracterizado
mediante cambios de nivel ............................................................................ 191
4.2.3.3 Síntesis de los sistemas secuenciales asíncronos caracterizados
mediante cambios de nivel ............................................................................ 196
4.2.4 Circuitos digitales temporales........................................................................................ 197
4.2.4.1 Introducción..................................................................................................... 197
4.2.4.2 Circuitos temporizadores .............................................................................. 198
4.2.4.2.1 Monoestables .................................................................................. 198
4.2.4.2.2 Temporizadores analógico-digitales.......................................... 202
4.2.4.3 Generadores de impulsos .............................................................................. 205
4.2.4.4 Aplicaciones de los circuitos digitales temporales..................................... 213
4.3 Sistemas secuenciales síncronos................................................................................................ 216
4.3.1 Introducción...................................................................................................................... 216
4.3.2 Biestables sincronizados ................................................................................................. 218
4.3.2.1 Introducción..................................................................................................... 218
4.3.2.2 Biestables sincronizados mediante niveles ................................................. 220
4.3.2.3 Biestables sincronizados mediante cambios de nivel ................................ 225
4.3.2.3.1 Biestables activados por impulsos............................................... 225
4.3.2.3.2 Biestables activados por flancos .................................................. 232
4.3.2.3.3 Biestables sincronizados por cambios de nivel con entrada
de inhibición ................................................................................... 237
4.3.3 Aplicación de los biestables sincronizados activados por flancos a la síntesis
de biestables asíncronos activados por flancos ........................................................... 239
4.3.4 Representación gráfica de los biestables síncronos..................................................... 241
4.3.5 Sistemas secuenciales síncronos de control ................................................................. 241
4.3.5.1 Introducción..................................................................................................... 241
4.3.5.2 Sistemas secuenciales síncronos de control de aplicación general.......... 247
4.3.5.2.1 Registros de entrada y salida en paralelo................................... 247
xii Índice
4.3.5.2.2 Contadores sincronos .................................................................... 248
4.3.5.2.3 Registros de desplazamiento........................................................ 253
4.3.5.3 Sistemas secuenciales síncronos asincronizados........................................ 256
4.3.5.4 Bloques funcionales síncronos ...................................................................... 257
4.3.5.4.1 Introducción.................................................................................... 257
4.3.5.4.2 Teoría general y símbolos normalizados.................................... 258
4.3.5.5 Contadores....................................................................................................... 266
4.3.5.5.1 Contadores síncronos .................................................................... 267
4.3.5.5.2 Aplicaciones de los contadores síncronos................................. 278
4.3.5.6 Registros de desplazamiento......................................................................... 285
4.3.5.6.1 Generalidades................................................................................. 285
4.3.5.6.2 Aplicaciones de los registros de desplazamiento...................... 292
4.3.5.7 Registros de entrada y salida en paralelo.................................................... 296
4.3.5.8 Conjuntos de registros.................................................................................... 299
4.3.6 Síntesis de los sistemas secuenciales síncronos de control ........................................ 301
4.3.6.1 Clasificación de los sistemas secuenciales síncronos de control.............. 302
4.3.6.2 Síntesis de los sistemas secuenciales síncronos cableados........................ 303
4.3.6.2.1 Sistemas secuenciales síncronos cableados implementados
con registros de entrada y salida en paralelo............................. 303
4.3.6.2.2 Sistemas secuenciales síncronos cableados implementados
con contadores síncronos.............................................................. 308
4.3.6.3 Síntesis de los sistemas secuencíales síncronos programables ................ 313
4.3.6.3.1 Sistemas secuenciales síncronos implementados con
circuitos combinacionales programables completos ................ 314
4.3.6.3.2 Sistemas secuenciales sincronos programables
implementados con circuitos combinacionales
programables incompletos ........................................................... 324
4.3.6.4 Sistemas secuenciales síncronos modulares ............................................... 340
4.3.6.5 Sistemas secuenciales síncronos semimodulares ....................................... 345
4.3.6.6 Aplicaciones de los sistemas secuenciales síncronos de control.............. 346
4.3.6.6.1 Introducción.................................................................................... 346
4.3.6.6.2 Controladores lógicos síncronos.................................................. 346
4.4 Representación gráfica de las señales de un sistema secuencial síncrono.......................... 348
Bibliografía............................................................................................................................................... 353
5 Operaciones y circuitos aritméticos....................................................................355
5.1 Generalidades .............................................................................................................................. 355
5.2 Operaciones en el sistema binario de numeración................................................................. 355
5.2.1 Suma aritmética binaria .................................................................................................. 355
5.2.2 Circuitos sumadores........................................................................................................ 359
5.2.2.1 Circuito sumador en serie.............................................................................. 359
5.2.2.2 Circuito sumador en paralelo........................................................................ 359
5.2.3 El circuito sumador total como bloque funcional ....................................................... 365
5.2.3.1 Circuito comparador ...................................................................................... 366
5.2.3.2 Circuitos generadores/detectores de paridad............................................. 366
5.2.4 Resta binaria ..................................................................................................................... 368
5.2.4.1 Representación de los números negativos .................................................. 369
Índice xiii
5.2.4.2 Operación de resta con números negativos mediante el convenio
del complemento a dos .................................................................................. 372
5.2.4.3 Operación de resta con números negativos mediante el convenio
del complemento a uno.................................................................................. 378
5.2.5 Unidad aritmética y lógica ............................................................................................. 382
5.2.6 Multiplicación binaria ..................................................................................................... 385
5.3 Operaciones aritméticas en los códigos decimales codificados en binario (BCD)............. 389
5.3.1 Introducción...................................................................................................................... 389
5.3.2 Operaciones en el código decimal codificado en binario natural
(BCD natural).................................................................................................................... 390
5.3.2.1 Suma en el código BCD natural.................................................................... 390
5.3.2.2 Resta en el código decimal codificado BCD natural.................................. 394
5.3.2.3 Suma y resta en el código decimal codificado BCD natural..................... 396
5.4 Formatos de representación de los números fraccionarios................................................... 398
5.4.1 Representación de los números fraccionarios en coma fija ....................................... 398
5.4.2 Representación de los números fraccionarios en coma flotante ............................... 399
Bibliografía............................................................................................................................................... 401
6 Tecnologías de implementación de los circuitos digitales................................403
6.1 Introducción................................................................................................................................. 403
6.2 Características generales de los circuitos digitales................................................................. 405
6.3 Circuitos digitales con diodos ................................................................................................... 408
6.4 Circuitos digitales con transistores........................................................................................... 409
6.4.1 Características principales del transistor bipolar
en conmutación409
6.4.2 Circuitos digitales con componentes discretos.
Tecnología resistencia-transistor ................................................................................... 412
6.4.3 Circuitos bloque de tecnología resistencia-transistor (RTL)...................................... 413
6.4.4 Circuitos integrados digitales ........................................................................................ 413
6.4.4.1 Introducción..................................................................................................... 413
6.4.4.2 Clasificación de los circuitos integrados digitales ..................................... 413
6.4.5 Circuitos integrados digitales monolíticos................................................................... 414
6.4.5.1 Introducción..................................................................................................... 414
6.4.5.2 Clasificación de los CIDM según el tipo de dispositivo utilizado........... 414
6.4.5.3 Clasificación de los CIDM según el número de dispositivos .................. 416
6.4.5.4 Clasificación de los CIDM normalizados o estándar................................. 418
6.4.5.4.1 CIDM normalizados de función fija............................................ 419
6.4.5.4.2 CIDM normalizados programables............................................. 420
6.4.5.4.2.1 CIDM normalizados programables
de arquitectura fija .................................................. 420
6.4.5.4.2.2 CIDM normalizados programables
de arquitectura configurable ................................. 422
6.4.5.5 Clasificación de los CIDM especificados por el usuario o a medida....... 432
6.4.5.5.1 Circuitos integrados totalmente a medida ................................. 432
6.4.5.5.2 Circuitos integrados semimedida................................................ 432
6.4.6 Circuitos integrados mixtos............................................................................................ 434
xiv Índice
6.4.7 Circuitos integrados monolíticos digitales bipolares de silicio................................. 437
6.4.7.1 Tecnología resistencia-transistor ................................................................. 437
6.4.7.2 Tecnología diodo-transistor (DTL)............................................................... 438
6.4.7.3 Tecnología transistor-transistor (TTL) ......................................................... 440
6.4.7.4 Tecnología de alta inmunidad al ruido ....................................................... 447
6.4.7.5 Tecnologías no saturadas............................................................................... 447
6.4.7.5.1 Tecnología TTL Schottky .............................................................. 447
6.4.7.5.2 Tecnología de acoplamiento por emisor (ECL) ......................... 448
6.4.7.6 Tecnología de inyección integrada .............................................................. 450
6.4.8 Circuitos integrados monolíticos digitales con transistores MOS de silicio ........... 451
6.4.8.1 Introducción..................................................................................................... 451
6.4.8.2 Fundamentos de los transistores MOS ........................................................ 451
6.4.8.3 Circuitos digitales básicos implementados con transistores MOS .......... 456
6.4.8.4 Tecnologías digitales MOS ............................................................................ 458
6.4.8.4.1 Tecnología MOS estática............................................................... 458
6.4.8.4.2 Tecnología MOS dinámica............................................................ 459
6.4.8.4.3 Tecnología CMOS .......................................................................... 461
6.4.9 Tecnología BiCMOS.........................................................................................................469
6.5 Encapsulado de los circuitos integrados.................................................................................. 472
6.6 Zócalos de montaje...................................................................................................................... 476
Bibliografía............................................................................................................................................... 476
7 Unidades de memoria...........................................................................................479
7.1 Introducción................................................................................................................................. 479
7.2 Capacidad de una memoria....................................................................................................... 480
7.3 Forma de acceder a la información........................................................................................... 482
7.3.1 Memorias de acceso directo............................................................................................ 482
7.3.2 Memorias de acceso secuencial...................................................................................... 482
7.3.3 Memorias asociativas ......................................................................................................483
7.4 Tecnologías de los elementos de memoria .............................................................................. 484
7.4.1 Introducción...................................................................................................................... 484
7.4.1.1 Permanencia de la información .................................................................... 484
7.4.1.2 Duración de la memorización ....................................................................... 484
7.4.2 Elementos de memoria volátiles.................................................................................... 484
7.4.2.1 Elementos de memoria volátiles estáticos................................................... 485
7.4.2.2 Elementos de memoria volátiles dinámicos................................................ 486
7.4.3 Elementos de memoria no volátiles .............................................................................. 486
7.4.3.1 Elementos reprogramables basados en transistores MOS ........................ 486
7.4.3.1.1 Transistor MOS de puerta flotante borrable con rayos
ultravioleta...................................................................................... 486
7.4.3.1.2 Transistor MOS de puerta flotante y efecto túnel ..................... 487
7.4.3.1.3 Transistor de puerta flotante de espesor del aislante
reducido .......................................................................................... 488
7.4.3.2 Elementos reprogramables basados en materiales ferroeléctricos .......... 489
Índice xv
7.4.3.3 Elementos no reprogramables ..................................................................... 489
7.4.3.3.1 Programable por máscara............................................................. 489
7.4.3.3.2 Fusible.............................................................................................. 489
7.4.3.3.3 Antifusible....................................................................................... 490
7.4.3.3.4 Programable una sola vez............................................................. 491
7.5 Estructura interna de una memoria.......................................................................................... 491
7.5.1 Memorias de estructura interna aleatoria .................................................................... 491
7.5.1.1 Características generales................................................................................ 491
7.5.1.2 Organización de las memorias de acceso aleatorio.................................... 494
7.5.1.2.1 Organización 2D ............................................................................ 494
7.5.1.2.2 Organización 3D o por coincidencia ........................................... 497
7.5.1.2.3 Organización 2½ D ........................................................................ 499
7.5.1.3 Forma de realizar las operaciones de escritura y lectura de una
memoria de acceso aleatorio ......................................................................... 500
7.5.1.3.1 Memorias de escritura y lectura no simultáneas....................... 501
7.5.1.3.2 Memorias de escritura y lectura simultáneas ............................ 501
7.5.1.3.3 Memorias de acceso múltiple....................................................... 501
7.5.1.4 Tecnologías de las memorias de acceso aleatorio ...................................... 503
7.5.2 Memorias de estructura interna serie ........................................................................... 503
7.5.2.1 Características generales................................................................................ 503
7.5.2.2 Organización de las memorias serie ............................................................ 504
7.5.2.2.1 Organización en serie bit a bit...................................................... 504
7.5.2.2.2 Organización en serie posición a posición ................................. 504
7.5.2.3 Tecnologías de las memorias serie ............................................................... 505
7.6 Memorias de acceso directo....................................................................................................... 508
7.6.1 Memorias de acceso directo y estructura interna aleatoria ....................................... 508
7.6.1.1 Características generales................................................................................ 508
7.6.1.2 Memorias de acceso aleatorio activas volátiles .......................................... 509
7.6.1.2.1 Introducción.................................................................................... 509
7.6.1.2.2 Memorias activas estáticas de escritura y lectura
no simultáneas (SRAM) ................................................................ 510
7.6.1.2.2.1 Memorias SRAM asíncronas ................................. 510
7.6.1.2.2.2 Memorias SRAM síncronas ................................... 516
7.6.1.2.3 Memorias activas dinámicas (DRAM) de escritura
y lectura no simultáneas ............................................................... 519
7.6.1.2.3.1 Fundamentos de las memorias DRAM................ 519
7.6.1.2.3.2 Memorias DRAM avanzadas ................................ 526
7.6.1.2.4 Memorias activas volátiles de escritura y lectura
 simultáneas .................................................................................... 530
7.6.1.2.5 Memorias activas volátiles de acceso múltiple ......................... 533
7.6.1.3 Memorias de acceso aleatorio activas no volátiles..................................... 537
7.6.1.3.1 Memorias SRAM con sistema de alimentación
ininterrumpida ............................................................................... 537
7.6.1.3.2 Memorias de tecnología ferroeléctrica........................................ 538
7.6.1.4 Memorias de acceso aleatorio pasivas ......................................................... 539
7.6.1.4.1 Memorias totalmente pasivas ..................................................... 539
7.6.1.4.2 Memorias pasivas programables ................................................ 541
xvi Índice
7.6.1.4.3 Memorias pasivas reprogramables ............................................. 542
7.6.1.4.3.1 Memorias borrables con rayos ultravioleta
(EPROM)................................................................... 542
7.6.1.4.3.2 Memorias pasivas reprogramables de efecto
túnel (EEPROM) ..................................................... 547
7.6.1.4.3.3 Memorias flash (Flash memories) ................... 552
7.6.1.5 Memorias de acceso aleatorio con comunicación serie ............................. 555
7.6.1.5.1 Introducción.................................................................................... 555
7.6.1.5.2 Memorias activas no volatiles serie............................................. 555
7.6.1.5.3 Memorias E2PROM serie.............................................................. 555
7.6.1.5.4 Memorias flash serie...................................................................... 558
7.6.1.6 Diseño de unidades de memoria de acceso aleatorio modulares con
bloques funcionales ........................................................................................ 559
7.6.1.6.1 Elevación del número de bits de cada posición ........................ 559
7.6.1.6.2 Elevación del número de posiciones........................................... 559
7.6.1.6.3 Elevación del número de bits de cada posición
y del número de posiciones.......................................................... 562
7.6.2 Memorias de acceso directo y estructura interna serie .............................................. 562
7.7 Memorias de acceso secuencial ................................................................................................. 568
7.7.1 Características generales.................................................................................................568
7.7.2 Registros de desplazamiento.......................................................................................... 569
7.7.2.1 Registros de desplazamiento estáticos......................................................... 569
7.7.2.2 Registros de desplazamiento dinámicos ..................................................... 570
7.7.3 Memorias COLA (FIFO) ................................................................................................. 571
7.7.3.1 Memoria cola implementada con una memoria de estructura
interna serie...................................................................................................... 571
7.7.3.2 Memoria cola implementada con una memoria de estructura
interna aleatoria .............................................................................................. 573
7.7.4 Memorias pila (LIFO) ...................................................................................................... 577
7.7.4.1 Memoria pila implementada con una memoria de estructura
interna serie...................................................................................................... 579
7.7.4.2 Memoria pila implementada con una memoria de estructura
interna aleatoria .............................................................................................. 581
7.8 Memorias de acceso directo y secuencial ................................................................................ 582
7.8.1 Conceptos generales ........................................................................................................ 582
7.8.2 Memorias circulares......................................................................................................... 582
7.9 Memorias asociativas.................................................................................................................. 582
7.9.1 Descripción general ......................................................................................................... 582
7.9.2 Implementación del sistema físico ................................................................................ 583
7.9.2.1 Implementación con un comparador por cada posición de memoria .... 583
7.9.2.2 Implementación con una memoria de acceso aleatorio
y un único comparador.................................................................................. 584
Bibliografía............................................................................................................................................... 586
8 Procesadores digitales secuenciales síncronos................................................589
8.1 Introducción................................................................................................................................. 589
8.2 Conceptos generales ................................................................................................................... 589
Índice xvii
8.3 Sistema físico (hardware) de la unidad operativa.................................................................. 597
8.3.1 Introducción...................................................................................................................... 597
8.3.2 Estructura de las unidades operativas.......................................................................... 605
8.3.2.1 Unidades operativas con registros y un solo bus....................................... 605
8.3.2.2 Unidades operativas con registros y dos buses.......................................... 606
8.3.2.3 Unidades operativas con memoria RAM activada por flancos
y de acceso doble en lectura .......................................................................... 609
8.3.2.4 Unidades operativas con memoria RAM activada por niveles
y de acceso doble en lectura .......................................................................... 612
8.3.2.5 Unidades operativas con circuito desplazador .......................................... 616
8.3.2.6 Unidades operativas expansibles ................................................................. 616
8.4 Sistema físico (hardware) de la unidad de control................................................................. 620
8.4.1 Procesadores digitales con unidad de control de arquitectura Harvard................. 621
8.4.2 Procesadores digitales con unidad de control de arquitectura Princeton............... 623
8.5 Circuitos de interfaz.................................................................................................................... 629
8.5.1 Fundamentos .................................................................................................................... 629
8.5.2 Forma de realizar la transferencia de información ..................................................... 631
8.5.2.1 Puertos paralelo............................................................................................... 632
8.5.2.2 Puertos serie..................................................................................................... 635
8.5.3 Forma de controlar la transferencia .............................................................................. 636
8.6 Implementación de los procesadores digitales secuenciales síncronos
programables ..................................................................................................................................... 638
8.6.1 Introducción...................................................................................................................... 638
8.6.2 Computadores de aplicación general............................................................................ 638
8.6.2.1 Introducción..................................................................................................... 638
8.6.2.2 Unidades operativas con capacidad de operación con números
representados en coma flotante .................................................................... 639
8.6.2.3 Segmentación de las funciones aritméticas................................................. 640
8.6.2.4 Almacenamiento de instrucciones en una memoria secuencial
y solapamiento de la búsqueda y ejecución de las instrucciones ............ 640
8.6.2.5 Memoria oculta ............................................................................................... 642
8.6.2.6 Computadores superescalares ...................................................................... 644
8.6.2.7 Ubicación automática de periféricos............................................................ 645
8.6.3 Microcontroladores.......................................................................................................... 647
8.6.3.1 Introducción..................................................................................................... 647
8.6.3.2 Arquitectura de la unidad de control .......................................................... 649
8.6.3.3 Capacidad de operación en paralelo............................................................ 649
8.6.3.4 Capacidad de memoria .................................................................................. 650
8.6.3.4.1 Memoria de datos .......................................................................... 650
8.6.3.4.2 Memoria de instrucciones............................................................. 650
8.6.3.5 Circuitos de interfaz de entrada/salida y periféricos internos ................. 651
8.6.3.5.1 Puertos paralelo ............................................................................. 651
8.6.3.5.2 Puertos serie.................................................................................... 653
8.6.3.5.3 Circuitos de control de la transferencia...................................... 655
8.6.3.5.4 Periféricos internos ........................................................................ 655
8.6.4 Autómatas Programables ............................................................................................... 657
8.6.4.1 Fundamentos de los autómatas programables........................................... 657
xviii Índice
8.6.4.2 Recursos físicos (hardware) y de programación (software) ............... 662
8.6.4.2.1 Unidad Central............................................................................... 664
8.6.4.2.2 Capacidad de memoria de programa/datos .............................. 665
8.6.4.2.3 Capacidad de entradas y salidas digitales ................................. 665
8.6.4.2.4 Modularidad de entradas y salidas............................................. 666
8.6.4.2.5 Módulos específicos de entrada/salida....................................... 670
8.6.4.2.6 Capacidad de interrupción........................................................... 670
8.6.4.2.7 Interfaz máquina-usuario ............................................................. 673
8.6.4.2.8 Recursos de Comunicaciones....................................................... 676
8.6.4.2.9 Protección de la propiedad intelectual, seguridad
(Security) y seguridad (Safety) ............................................ 677
8.6.4.2.10 Lenguajes de programación ......................................................... 677
8.6.5 Procesadores digitales de señales.................................................................................. 677
8.6.5.1 Introducción..................................................................................................... 677
8.6.5.2 Procesadores digitales de señales de coma fija........................................... 678
8.6.5.3 Procesadores digitales de señales de coma flotante................................... 681
8.6.5.4 Procesadores digitales de señales especializados ...................................... 681
8.6.5.5 Procesadores digitales de señales de instrucciones
de gran tamaño................................................................................................ 682
8.6.6 Procesadores digitales de repertorio de instrucciones de aplicación
específica ........................................................................................................................... 683
8.6.7 Procesadores digitales configurables ............................................................................ 683
8.6.7.1 Introducción..................................................................................................... 683
8.6.7.2 Procesadores digitales configurables definidos por el sistema físico ..... 684
8.6.7.3 Procesadores digitales configurables definidos mediante
una herramienta de programación............................................................... 684
8.6.7.3.1 Procesadores digitales configurables de aplicación específica
definidos por programa ................................................................ 686
8.6.7.3.2 Procesadores digitales configurables de repertorio de
instrucciones fijo definido por programa................................... 687
8.6.7.3.3 Procesadores digitales configurables programables
de repertorio de instrucciones flexible........................................ 688
Bibliografía............................................................................................................................................... 688
9 Introducción a los lenguajes de descripción de los sistemas digitales ..........691
9.1 Introducción................................................................................................................................. 691
9.2 Fundamentos de los lenguajes de descripción de los sistemas digitales ............................ 691
9.2.1 Introducción...................................................................................................................... 691
9.2.2 Principales elementos de un lenguaje RTL .................................................................. 692
9.3 Lenguajes de descripción de los sistemas digitales................................................................ 693
9.3.1 Introducción...................................................................................................................... 693
9.3.2 Descripción de los sistemas digitales complejos ......................................................... 696
9.3.2.1 Descripción estructural .................................................................................. 696
9.3.2.2 Descripción funcional..................................................................................... 697
9.3.2.3 Descripción física o geométrica .................................................................... 697
9.3.2.4 Descripción mixta ........................................................................................... 698
Índice xix
9.3.3 Conceptos generales de los lenguajes de descripción de los sistemas
digitales ............................................................................................................................. 698
9.3.4 Lenguajes HDL estructurados ....................................................................................... 699
9.3.4.1 Introducción..................................................................................................... 699
9.3.4.2 Características de los lenguajes HDL estructurados ................................. 700
9.4 Lenguaje VHDL de descripción de sistemas digitales........................................................... 702
9.4.1 Introducción...................................................................................................................... 702
9.4.2 Conceptos generales del VHDL.................................................................................... 704
9.4.2.1 Identificadores y palabras reservadas ......................................................... 704
9.4.2.2 Comentarios..................................................................................................... 705
9.4.2.3 Tipos de datos.................................................................................................. 706
9.4.2.4 Objetos de datos .............................................................................................. 707
9.4.2.5 Atributos .......................................................................................................... 709
9.4.2.6 Operadores predefinidos ............................................................................... 709
9.4.2.7 Componentes................................................................................................... 711
9.4.3 Elementos básicos de la descripción de un sistema digital en VHDL ..................... 711
9.4.3.1 Definición de las bibliotecas.......................................................................... 711
9.4.3.2 Definición básica de la entidad ..................................................................... 712
9.4.3.3 Definición básica de la arquitectura............................................................. 712
9.4.4 Descripción de los sistemas digitales en VHDL.......................................................... 713
9.4.4.1 Descripción de flujo de datos de los sistemas digitales ............................ 714
9.4.4.1.1 Introducción.................................................................................... 714
9.4.4.1.2 Asignación condicional de señales.............................................. 715
9.4.4.2 Descripción algorítmica de los sistemas digitales...................................... 717
9.4.4.2.1 Introducción.................................................................................... 717
9.4.4.2.2 Instrucciones secuenciales ............................................................ 719
9.4.4.3 Descripción estructural de los sistemas digitales....................................... 724
9.4.5 Simulación de la descripción en VHDL de circuitos y sistemas digitales............... 729
9.4.5.1 Introducción..................................................................................................... 729
9.4.5.2 Generación de los estímulos de prueba....................................................... 729
9.4.5.2.1 Definición de las señales de prueba ............................................ 729
9.4.5.2.2 Programación de las señales de prueba...................................... 730
9.4.6 Ejemplos de descripción y simulación de circuitos y sistemas digitales ................. 735
9.4.6.1 Descripción y simulación de sistemas combinacionales en VHDL......... 735
9.4.6.1.1 Puertas lógicas................................................................................ 735
9.4.6.1.2 Funciones lógicas implementadas con puertas lógicas
interconectadas............................................................................... 737
9.4.6.1.3 Decodificadores.............................................................................. 737
9.4.6.1.4 Multiplexores.................................................................................. 739
9.4.6.1.5 Comparadores ................................................................................ 742
9.4.6.1.6 Operadores aritméticos................................................................. 743
9.4.6.2 Descripción y simulación de bloques funcionales secuenciales
en VHDL .......................................................................................................... 743
9.4.6.2.1 Biestables......................................................................................... 743
9.4.6.2.2 Registros de entrada y salida en paralelo activados
por flancos....................................................................................... 750
xx Índice
9.4.6.2.3 Contadores...................................................................................... 751
9.4.6.2.4 Registros de desplazamiento........................................................ 753
9.4.6.3 Descripción y simulación de los sistemas secuenciales síncronos........... 754
Bibliografía............................................................................................................................................... 758
Apéndice 1 Símbolos lógicos normalizados ............................................................761
A.1.1 Introducción ........................................................................................................................... 761
A.1.2 Símbolo gráfico normalizado...............................................................................................761
A.1.3 Símbolos asociados a las entradas y a las salidas ............................................................. 764
A.1.4 Representación normalizada de los sistemas combinacionales...................................... 767
A.1.4.1 Generalidades ............................................................................................................. 767
A.1.4.2 Puertas lógicas ............................................................................................................ 767
A.1.4.3 Símbolos de bloques funcionales combinacionales............................................... 767
A.1.4.3.1 Relación G de dependencia Y (AND).................................................... 770
A.1.4.3.2 Relación V de dependencia O (OR)...................................................... 771
A.1.4.3.3 Relación N de inversión (Negate)...................................................... 771
A.1.4.3.4 Relación EN de desinhibición (Enable)/Inhibición (Disable) .... 772
A.1.4.3.5 Relación M de modo de operación (Mode)......................................... 773
A.1.4.3.6 Relación Z de conexión ......................................................................... 773
A.1.4.3.7 Relación A de direccionamiento (Addressing) .............................. 774
A.1.4.3.8 Combinación de relaciones de dependencia...................................... 774
A.1.5 Representación normalizada de los sistemas secuenciales ............................................. 777
A.1.5.1 Generalidades ............................................................................................................. 777
A.1.5.2 Indicativos de los sistemas secuenciales................................................................. 777
A.1.5.3 Relaciones de dependencia en sistemas secuenciales........................................... 778
A.1.5.3.1 Relaciones R de puesta a cero y S de puesta a uno........................... 778
A.1.5.3.2 Relación C de control ............................................................................ 779
A.1.5.3.3 Relación M de modo de operación...................................................... 780
A.1.5.3.4 Combinación de relaciones de dependencia...................................... 782
A.1.5.4 Ejemplos prácticos de sistemas secuenciales ......................................................... 784
A.1.5.4.1 Biestables síncronos............................................................................... 784
A.1.5.4.2 Registros de entrada y salida en paralelo........................................... 787
A.1.5.4.3 Contadores.............................................................................................. 793
A.1.5.4.4 Registros de desplazamiento................................................................ 798
Apéndice 2 Método númerico de minimización de las funciones lógicas
(incluído en el disco compacto)
Apéndice 3 Implementación de los sistemas secuenciales asíncronos
mediante celdas asíncronas activadas por flancos
(incluído en el disco compacto)
Apéndice 4 Circuitos monoestables realimentados
(incluído en el disco compacto)
Índice xxi
Apéndice 5 Circuitos temporales analógico-digitales.............................................801
A.5.1 Introducción ........................................................................................................................... 801
A.5.2 Circuito temporal multifuncional 555 ................................................................................ 801
A.5.3 Circuito temporal multifuncional 556 ................................................................................ 804
A.5.4 Circuito temporal analógico-digital 558............................................................................. 806
Bibliografía............................................................................................................................................... 807
Apéndice 6 Sistemas secuenciales síncronos asincronizados
(incluído en el disco compacto)
Apéndice 7 Circuitos operadores en bcd natural
(incluído en el disco compacto)
Apéndice 8 Tecnologías de circuitos integrados bipolares
(incluído en el disco compacto)
Apéndice 9 Lista de acrónimos en inglés.................................................................809
Apéndice 10 Propuesta de equivalencias de términos de Electrónica Digital
entre el inglés y el castellano................................................................817
Índice alfabético en inglés y castellano........................................................................849

Esta titulación incluirá el nombre del curso, la duración del mismo, el nombre y DNI del alumno, el nivel de aprovechamiento que acredita que el alumno superó las pruebas propuestas, las firmas del profesor y Director del centro.

Entre el material entregado en este curso se adjunta un documento llamado Guía del Alumno dónde aparece un horario de tutorías  y una dirección de e-mail donde podrá enviar sus consultas, dudas y ejercicios.

Los materiales son de tipo monográfico, de sencilla lectura y de carácter eminentemente práctico.

La metodología a seguir se basa en leer el manual teórico, a la vez que se responden las distintas cuestiones que se adjuntan al final de cada bloque temático.

Para su evaluación, el alumno/a deberá hacernos llegar, el "Cuaderno de Ejercicios" que se adjunta.

La titulación será remitida al alumno/a por correo, una vez se haya comprobado el nivel de satisfacción previsto (75% del total de las respuestas).